ICC訊 在TSMC(臺積電)于近日在歐洲舉辦的OIP論壇上,臺灣Alchip與Ayar Labs展示了一款基于TSMC COUPE平臺設(shè)計的完集成、內(nèi)封裝的光學(xué)I/O子系統(tǒng),該方案可為下一代AI加速器提供光互連能力。這套光引擎解決方案將Ayar Labs的硅光子(SiPh)TeraPHY芯片與Alchip的電接口芯片以及可拆卸光學(xué)連接器結(jié)合在一起,可為每個加速器提供高達100Tb/s的帶寬,并通過行業(yè)標(biāo)準UCIe接口與其他芯片連接。這套方案適合需要獲得光互連能力卻無法從零開始構(gòu)建光學(xué)子系統(tǒng)的硬件開發(fā)商。
基于TSMC COUPE平臺設(shè)計的完集成、內(nèi)封裝的光學(xué)I/O子系統(tǒng)(來源:Tom's Hardware)
2024年,TSMC推出的緊湊通用光引擎(COUPE)方案主要面向AMD或Nvidia等具備EIC和PIC自研能力的大型芯片公司客戶,TSMC負責(zé)為它們提供芯片制造服務(wù)。
相比于Nvidia通過NVL72至NVL576平臺掌控從計算到橫向擴展(Scale-out)連接的全棧技術(shù),許多定制加速器設(shè)計者并不具備垂直整合資源,通過授權(quán)獲取技術(shù)并專注于開發(fā)能使其解決方案差異化的知識產(chǎn)權(quán)是更有效的商業(yè)方式。這正是Alchip與Ayar Labs開發(fā)可量產(chǎn)光學(xué)子系統(tǒng)的價值,為中小型芯片設(shè)計商開發(fā)芯片引入光互連功能,無需預(yù)先投入數(shù)千萬美元進行研發(fā)。
根據(jù)介紹,Alchip與Ayar Labs合作解決方案是一套由三Chiplets(芯粒)組成的CPO(共封裝光學(xué))I/O子系統(tǒng),包含:
· Alchip UCIe-A至UCIe-S協(xié)議轉(zhuǎn)換Chiplets,用于終止加速器的UCIe-A接口,并通過UCIe-S(流式傳輸)實現(xiàn)擴展協(xié)議(UALink、PCIe、以太網(wǎng)、SUE);
· Alchip的EIC芯片,提供低功耗SerDes、調(diào)制驅(qū)動器、時鐘和控制功能;
· Ayar Labs的TeraPHY PIC芯片,利用硅光子技術(shù)執(zhí)行光學(xué)調(diào)制與檢測。
Alchip協(xié)議轉(zhuǎn)換器可承載通過UCIe物理接口封裝的非UCIe協(xié)議,因此可與使用專有協(xié)議的計算Chiplets協(xié)同工作。PIC采用微環(huán)(Micro-Ring)架構(gòu),配備可拆卸光纖連接器以提升可制造性,并提供兩種鏈路選項:PAM4 CWDM(每跳延遲100-200納秒,誤碼率<10??)和DWDM快速跟隨模式(每跳延遲20-30納秒,誤碼率<10?12)。
全新光學(xué)子系統(tǒng)可實現(xiàn)極大規(guī)模的Scale-up,支持每個加速器超過100 Tb/s的帶寬,每臺設(shè)備具備256個以上光端口,能夠跨多個機柜連接數(shù)百個CPU并使其作為單一大型處理器運行。兩家公司還設(shè)想該解決方案可用于內(nèi)存擴展器。
參考設(shè)計(模型)包含兩個全光罩加速器芯片、八組HBM堆棧、四個協(xié)議轉(zhuǎn)換Chiplets和八個Ayar Labs TeraPHY光引擎,所有組件均安裝在集成無源器件的單一基板上以確保電源完整性。Alchip的系統(tǒng)結(jié)構(gòu)展示了該平臺支持XPU-to-XPU、XPU-to-switch和switch-to-switch的連接,甚至可實現(xiàn)光學(xué)內(nèi)存擴展。
通過采用以Chiplets形式銷售的Alchip子系統(tǒng),幾乎所有AI加速器開發(fā)商都能為其加速器實現(xiàn)超高帶寬、低延遲且高能效的機柜級乃至多機柜級互連,這種能力將為中小型企業(yè)顯著節(jié)省研發(fā)開支。
https://www.tomshardware.com/tech-industry/semiconductors/industrys-first-tsmc-coupe-based-optical-connectivity-solution-for-next-gen-ai-chips-displayed-alchip-and-ayar-labs-show-future-silicon-photonics-device